Ver código fonte para Graphics Core Next

{{Não confundir|Nintendo GameCube}}
'''Graphics Core Next''' ('''GCN''') é o [[Nome de código|codinome]] de uma série de [[Microarquitetura|microarquiteturas]] e uma [[conjunto de instruções|arquitetura de conjunto de instruções]] que foram desenvolvidas pela [[Advanced Micro Devices|AMD]] para suas [[Unidade de processamento gráfico|GPUs]] como sucessoras de sua microarquitetura [[TeraScale (microarquitetura)|TeraScale]]. O primeiro produto com GCN foi lançado em 9 de janeiro de 2012.<ref>{{Citar comunicado de imprensa|url=https://www.amd.com/en-us/press-releases/Pages/amd-launches-worlds-fastest-2011dec22.aspx|titulo=AMD Launches World's Fastest Single-GPU Graphics Card – the AMD Radeon HD 7970|data=22 de dezembro de 2011|acessodata=2025-04-24|publicado=AMD|arquivourl=https://web.archive.org/web/20150120233011/https://www.amd.com/en-us/press-releases/Pages/amd-launches-worlds-fastest-2011dec22.aspx|arquivodata=20 de janeiro de 2015}}</ref>

GCN é uma microarquitetura [[SIMD]] de [[RISC|conjunto de instruções reduzido]] que contrasta com a arquitetura SIMD de [[VLIW|Very Long Instruction Word]] do TeraScale.<ref>{{Citar web|ultimo=Gulati|primeiro=Abheek|url=https://medium.com/high-tech-accessible/an-architectural-deep-dive-into-amds-terascale-gcn-rdna-gpu-architectures-c4a212d0eb9|titulo=An Architectural Deep-Dive into AMD's TeraScale, GCN & RDNA GPU Architectures|data=2019-11-11|acessodata=2025-04-24|website=Medium|lingua=en}}</ref> O GCN requer consideravelmente mais [[transístor]]es que o TeraScale, mas oferece vantagens para computação de [[GPGPU|GPU de uso geral]] (GPGPU) devido a um [[compilador]] mais simples.

Os chips gráficos GCN foram [[Fabricação de dispositivos semicondutores|fabricados]] com [[CMOS]] a 28 nm, e com [[FinFET]] em [[14 nanômetros|14 nm]] (pela [[Samsung Electronics]] e [[GlobalFoundries]]) e [[7 nanômetros|7 nm]] (pela [[TSMC]]), disponível em modelos selecionados nas séries de placas de vídeo [[Radeon]] [[Radeon HD 7000|HD 7000]], [[Radeon HD 8000|HD 8000]], [[Radeon 200|200]], [[Radeon 300|300]], [[Radeon 400|400]], [[Radeon 500|500]] e [[Radeon RX Vega|Vega]] da AMD, incluindo a Radeon VII lançada separadamente. O GCN também foi usado na parte gráfica das [[AMD APU|Unidades de Processamento Acelerado]] (APUs), incluindo aquelas no [[Especificações técnicas do PlayStation 4#APU|PlayStation 4]] e no [[Xbox One]].

O GCN foi sucedido pela microarquitetura [[RDNA (microarquitetura)|RDNA]] e pela arquitetura do conjunto de instruções em 2019.

== Conjunto de instruções ==
O conjunto de instruções GCN é de propriedade da AMD e foi desenvolvido especificamente para GPUs. Não possui [[Micro-operation|micro-operação]] para [[divisão]].

A [[documentação]] está disponível para:
* o conjunto de instruções do [https://developer.amd.com/wordpress/media/2012/12/AMD_Southern_Islands_Instruction_Set_Architecture.pdf Graphics Core Next 1],
* o conjunto de instruções do [https://developer.amd.com/wordpress/media/2013/07/AMD_Sea_Islands_Instruction_Set_Architecture.pdf Graphics Core Next 2],
* os conjuntos de instruções [https://developer.amd.com/wordpress/media/2013/12/AMD_GCN3_Instruction_Set_Architecture_rev1.1.pdf Graphics Core Next 3 e 4],<ref>{{Citar web|url=https://community.amd.com/thread/203070|titulo=AMD community forums|data=15 de julho de 2016|website=Community.amd.com|arquivourl=https://web.archive.org/web/20170113140210/https://community.amd.com/thread/203070|arquivodata=13 de janeiro de 2017}}</ref>
* o conjunto de instruções do [https://web.archive.org/web/20190124075654/https://developer.amd.com/wp-content/resources/Vega_Shader_ISA_28July2017.pdf Graphics Core Next 5] e
* arquitetura do conjunto de instruções [https://developer.amd.com/wp-content/resources/Vega_7nm_Shader_ISA.pdf "Vega" de 7 nm] (também conhecida como Graphics Core Next 5.1).

Um [[LLVM|backend do compilador LLVM]] está disponível para o conjunto de instruções GCN.<ref>{{Citar web|url=http://llvm.org/docs/AMDGPUUsage.html|titulo=LLVM back-end amdgpu|website=Llvm.org}}</ref> É usado pelo [[Mesa 3D]].

O [[GNU Compiler Collection]] 9 oferece suporte ao GCN 3 e ao GCN 5 desde 2019<ref>{{Citar web|url=https://gcc.gnu.org/gcc-9/changes.html#amdgcn|titulo=GCC 9 Release Series Changes, New Features, and Fixes|acessodata=2025-04-24}}</ref> para programas autônomos de thread única, com o GCC 10 também sendo descarregado via [[OpenMP]] e [[OpenACC]].<ref>{{Citar web|url=https://gcc.gnu.org/ml/gcc-patches/2019-11/msg00905.html|titulo=AMD GCN Offloading Support|acessodata=2025-04-24}}</ref>

MIAOW é uma implementação [[Register transfer language|RTL]] de [[código aberto]] da microarquitetura AMD [[Radeon HD 7000|Southern Islands]] GPGPU.

Em novembro de 2015, a AMD anunciou sua Iniciativa Boltzmann, que visa permitir a portabilidade de aplicativos baseados em [[CUDA]] para um modelo de programação [[C++]] comum.<ref>{{Citar web|url=https://www.amd.com/en/press-releases/boltzmann-initiative-2015nov16|titulo=AMD Boltzmann Initiative – Heterogeneous-compute Interface for Portability (HIP)|data=16 de novembro de 2015|acessodata=2025-04-24|arquivourl=https://web.archive.org/web/20160126170234/https://www.amd.com/en-us/press-releases/Pages/boltzmann-initiative-2015nov16.aspx|arquivodata=26 de janeiro de 2016|urlmorta=live}}</ref>

No evento Super Computing 15, a AMD exibiu um Heterogeneous Compute Compiler (HCC), um [[Driver de dispositivo|driver]] [[Linux]] [[Headless software|headless]] e uma infraestrutura de tempo de execução [[Heterogeneous System Architecture|HSA]] para computação de alto desempenho em classe de cluster, e uma ferramenta Heterogeneous-compute Interface for Portability (HIP) para portar aplicativos CUDA para o modelo C++ comum mencionado anteriormente.

== Microarquiteturas ==
Em julho de 2017, o conjunto de instruções do Graphics Core Next teve cinco iterações. As diferenças entre as quatro primeiras gerações são mínimas, mas a arquitetura GCN de quinta geração apresenta processadores de fluxo bastante modificados para melhorar o desempenho e suportar o processamento simultâneo de dois números de menor precisão no lugar de um único número de maior precisão.<ref>{{Citar jornal|ultimo=Smith|primeiro=Ryan|url=http://www.anandtech.com/show/11002/the-amd-vega-gpu-architecture-teaser|titulo=The AMD Vega GPU Architecture Preview|data=5 de janeiro de 2017|acessodata=2025-04-24|website=Anandtech.com}}</ref>

=== Processamento de comando ===
[[File:GCN command processing.svg|thumb|Processamento de comandos GCN: cada mecanismo de computação assíncrona (ACE) pode analisar comandos recebidos e despachar trabalho para as unidades de computação (CUs). Cada ACE pode gerenciar até 8 filas independentes. Os ACEs podem operar em paralelo com o processador de comando gráfico e dois mecanismos DMA. O processador de comando gráfico manipula filas gráficas, os ACEs manipulam filas de computação e os mecanismos DMA manipulam filas de cópia. Cada fila pode despachar itens de trabalho sem esperar que outras tarefas sejam concluídas, permitindo que fluxos de comando independentes sejam intercalados no Shader da GPU.]]

==== Graphics Command Processor ====
O Processador de Comando Gráfico (Graphics Command Processor, GCP) é uma unidade funcional da microarquitetura GCN. Entre outras tarefas, é responsável pelo manuseio de [[Sombreador|shaders]] assíncronos.<ref>{{Citar web|ultimo=Smith|primeiro=Ryan|url=http://www.anandtech.com/show/9124/amd-dives-deep-on-asynchronous-shading|titulo=AMD Dives Deep On Asynchronous Shading|website=Anandtech.com}}</ref>

==== Asynchronous Compute Engine ====
O Asynchronous Compute Engine (ACE) é um bloco funcional distinto que atende a propósitos de computação, cuja finalidade é semelhante à do Processador de Comando Gráfico.

==== Agendadores ====
Desde a terceira iteração do GCN, o hardware contém dois [[Escalonamento de processos|agendadores]]: um para agendar "frentes de onda" durante a execução do shader (o CU Scheduler ou Compute Unit Scheduler) e o outro para agendar a execução de filas de desenho e computação. Este último ajuda no desempenho executando operações de computação quando as unidades de computação (CUs) são subutilizadas devido a comandos gráficos limitados pela velocidade do pipeline de função fixa ou largura de banda. Essa funcionalidade é conhecida como Async Compute.

Para um determinado shader, os drivers da GPU também podem agendar instruções na [[Unidade central de processamento|CPU]] para minimizar a latência.

=== Geometric processor ===
[[File:GCN Geometry Processors.svg|thumb|Geometry processor]]
O processador de geometria (Geometric processor) contém um Montador de Geometria, um Tesselador e um Montador de Vértices.

O Tesselator é capaz de fazer [[Tessellation (computação gráfica)|tesselação]] em hardware conforme definido pelo [[Direct3D]] 11 e [[OpenGL]] 4.5 (veja AMD 21 de janeiro de 2017),<ref>{{Citar web|url=https://www.khronos.org/conformance/adopters/conformant-products#opengl|titulo=Conformant Products|data=26 de outubro de 2017|website=Khronos.org}}</ref> e sucedeu o [[ATI TruForm]] e a tesselação de hardware no TeraScale como o então mais recente [[Semiconductor intellectual property core|núcleo de propriedade intelectual de semicondutores]] da AMD.

=== {{anchor|Unidades de computação}}Compute units ===
Uma unidade de computação (Compute units, UC) combina 64 processadores de shader com 4 [[Texture mapping unit|unidades de mapeamento de textura]] (TMUs).<ref>{{Citar livro|url=https://www.amd.com/Documents/Compute_Cores_Whitepaper.pdf|título=Compute Cores Whitepaper|editora=AMD|ano=2014|arquivourl=https://web.archive.org/web/20170329222227/http://www.amd.com/Documents/Compute_Cores_Whitepaper.pdf|arquivodata=29 de março de 2017}}</ref><ref name="cu_anand">{{Citar jornal|ultimo=Smith|primeiro=Ryan|url=http://www.anandtech.com/show/4455/amds-graphics-core-next-preview-amd-architects-for-compute/5|titulo=AMD's Graphics Core Next Preview|data=21 de dezembro de 2011|acessodata=2025-04-24|website=Anandtech.com}}</ref> As unidades de computação são separadas, mas alimentam, as [[Render output unit|unidades de saída de renderização]] (ROPs).<ref name="cu_anand">{{Citar jornal|ultimo=Smith|primeiro=Ryan|url=http://www.anandtech.com/show/4455/amds-graphics-core-next-preview-amd-architects-for-compute/5|titulo=AMD's Graphics Core Next Preview|data=21 de dezembro de 2011|acessodata=2025-04-24|website=Anandtech.com}}</ref> Cada unidade de computação consiste no seguinte:

* um CU scheduler
* uma Branch & Message Unit
* 4 SIMD Vector Units de 16 faixas de largura (SIMD-VUs)
* 4 arquivos de 64 KiB de [[Registrador (informática)|registro de uso geral de vetores]] (VGPR)
* 1 [[Scalar processor|scalar unit]] (SU)
* um arquivo [[Registrador (informática)|GPR]] scalar de 8 KiB<ref>{{Citar web|url=https://www.techpowerup.com/gpu-specs/docs/amd-gcn1-architecture.pdf|titulo=AMD's Graphics Core Next (GCN) Architecture|acessodata=2025-04-24|website=TechPowerUp}}</ref>
* um compartilhamento de dados local de 64 KiB
* 4 Texture Filter Units
* 16 Texture Fetch Load/Store Units
* um [[Cache do processador|Cache]] de 16 KiB de nível 1 (L1)

Quatro unidades de computação são conectadas para compartilhar um cache de instruções L1 de 16 KiB e um cache de dados L1 de 32 KiB, ambos somente leitura. Um SIMD-VU opera em 16 elementos por vez (por ciclo), enquanto um SU pode operar em um por vez (um/ciclo). Além disso, o SU lida com algumas outras operações, como ramificação.<ref name="amd_final.pdf">{{Citar web|ultimo=Mantor|primeiro=Michael|ultimo2=Houston|primeiro2=Mike|url=http://developer.amd.com/wordpress/media/2013/06/2620_final.pdf|titulo=AMD Graphics Core Next|data=15 de junho de 2011|acessodata=2025-04-24|publicado=[[Advanced Micro Devices|AMD]]|pagina=40|arquivourl=https://web.archive.org/web/20140519022204/http://developer.amd.com/wordpress/media/2013/06/2620_final.pdf|arquivodata=19 de maio de 2014}}</ref>

Cada SIMD-VU tem alguma memória privada onde armazena seus registradores. Existem dois tipos de registradores: registradores escalares (S0, S1, etc.), que contêm números de 4 bytes cada, e registradores vetoriais (V0, V1, etc.), que representam cada um um conjunto de 64 números de 4 bytes. Nos registradores vetoriais, cada operação é feita em paralelo nos 64 números. que correspondem a 64 entradas. Por exemplo, ele pode funcionar em 64 pixels diferentes ao mesmo tempo (para cada um deles as entradas são ligeiramente diferentes e, portanto, você obtém uma cor ligeiramente diferente no final).

Cada SIMD-VU tem espaço para 512 registradores escalares e 256 registradores vetoriais.

A AMD afirmou que cada unidade de computação GCN (CU) tem 64 KiB de compartilhamento de dados local (LDS).<ref>{{Citar web|url=https://gpuopen.com/learn/optimizing-gpu-occupancy-resource-usage-large-thread-groups/|titulo=Optimizing GPU occupancy and resource usage with large thread groups|acessodata=2025-04-24|website=AMD GPUOpen|lingua=en-GB}}</ref>

==== CU scheduler ====
O agendador CU (CU scheduler) é o bloco funcional de hardware, que escolhe quais frentes de onda o SIMD-VU executa. Ele escolhe um SIMD-VU por ciclo para agendamento. Não deve ser confundido com outros agendadores de hardware ou software.

==== Wavefront ====
Um [[Sombreador|shader]] é um pequeno programa escrito em [[GLSL]] que executa processamento gráfico, e um [[Compute kernel|kernel]] é um pequeno programa escrito em [[OpenCL]] que executa processamento GPGPU. Esses processos não precisam de tantos registradores, mas precisam carregar dados da memória do sistema ou gráfica. Esta operação vem com latência significativa. A AMD e a [[Nvidia]] escolheram abordagens semelhantes para esconder essa latência inevitável: o agrupamento de vários [[Thread (computação)|threads]]. A AMD chama esse grupo de "wavefront", enquanto a Nvidia o chama de "warp". Um grupo de threads é a unidade mais básica de agendamento de GPUs que implementam essa abordagem para ocultar a latência. É o tamanho mínimo dos dados processados no modo SIMD, a menor unidade executável de código e a maneira de processar uma única instrução em todos os threads ao mesmo tempo.

Em todas as GPUs GCN, uma "wavefront" consiste em 64 threads, e em todas as GPUs Nvidia, uma "warp" consiste em 32 threads.

A solução da AMD é atribuir múltiplas frentes de onda a cada SIMD-VU. O hardware distribui os registradores para as diferentes frentes de onda e, quando uma frente de onda está esperando por algum resultado, que está na memória, o CU Scheduler atribui outra frente de onda ao SIMD-VU. As frentes de onda são atribuídas por SIMD-VU. SIMD-VUs não trocam frentes de onda. Um máximo de 10 frentes de onda podem ser atribuídas por SIMD-VU (portanto, 40 por CU).

O [[CodeXL|AMD CodeXL]] mostra tabelas com a relação entre o número de SGPRs e VGPRs em relação ao número de frentes de onda, mas essencialmente, para SGPRS é entre 104 e 512 por número de frentes de onda, e para VGPRS é 256 por número de frentes de onda.

Observe que, em conjunto com as [[Streaming SIMD Extensions|instruções SSE]], esse conceito do nível mais básico de paralelismo é frequentemente chamado de "largura de vetor". A largura do vetor é caracterizada pelo número total de bits nele contidos.

==== SIMD Vector Unit ====
Cada Unidade Vetorial SIMD (SIMD Vector Unit) possui:

* uma [[Unidade lógica e aritmética|Unidade Lógica Aritmética]] (Arithmetic Logic Unit, ALU) de 16 pistas, com vetores inteiros e de ponto flutuante
* 64 Arquivo KiB Vector [[Registrador (informática)|General Purpose Register]] (VGPR)
* 10× [[Contador de programa|Contadores de Programa]] (Program Counters) de 48 bits
* Buffer de instruções para 10 wavefronts (cada wavefront é um grupo de 64 threads, ou o tamanho de um VGPR lógico)
* Uma wavefront de 64 threads emite para uma SIMD Unit de 16 pistas ao longo de quatro ciclos

Cada SIMD-VU tem 10 buffers de instruções de wavefront e leva 4 ciclos para executar uma wavefront.

=== Blocos de aceleração de áudio e vídeo ===
Muitas implementações do GCN são normalmente acompanhadas por vários outros blocos [[Circuito integrado de aplicação especifica|ASIC]] da AMD. Incluindo, mas não se limitando ao [[Unified Video Decoder]], [[Video Coding Engine]] e [[AMD TrueAudio]].

==== Video Coding Engine ====
{{Main|Video Coding Engine}}
O Video Coding Engine é um [[Circuito integrado de aplicação especifica|ASIC]] de [[Compressão de dados|codificação de vídeo]], introduzido pela primeira vez com a [[Radeon HD 7000|série Radeon HD 7000]].<ref>{{Citar web|url=https://www.amd.com/Documents/UVD3_whitepaper.pdf|titulo=White Paper AMD UnifiedVideoDecoder (UVD)|data=2012-06-15|acessodata=2025-04-24|arquivourl=https://web.archive.org/web/20140501180110/http://www.amd.com/Documents/UVD3_whitepaper.pdf|arquivodata=1 de maio de 2014}}</ref>

A versão inicial do VCE adicionou suporte para codificação de quadros I e P [[H.264]] no formato de pixel [[YUV|YUV420]], juntamente com codificação temporal SVE e modo de codificação de exibição, enquanto a segunda versão adicionou suporte de quadro B para quadros I YUV420 e YUV444.

O VCE 3.0 fez parte da terceira geração do GCN, adicionando dimensionamento de vídeo de alta qualidade e o codec [[Codificação de vídeo de alta eficiência|HEVC]] (H.265).

O VCE 4.0 fazia parte da arquitetura Vega e foi posteriormente sucedido pelo [[Video Core Next]].

=== Unified virtual memory ===
Em uma prévia em 2011, [[AnandTech]] escreveu sobre a memória virtual unificada (Unified virtual memory), suportada pelo Graphics Core Next.<ref name="anandUVM">{{Citar web|url=http://www.anandtech.com/show/4455/amds-graphics-core-next-preview-amd-architects-for-compute/6|titulo=Not Just A New Architecture, But New Features Too|data=21 de dezembro de 2011|acessodata=2025-04-24|publicado=[[AnandTech]]}}</ref>

{{Gallery
 | width  = 320
 | height = 200
 | align  = center
 | File:Desktop computer bus bandwidths.svg
 | Arquitetura clássica de computador desktop com uma [[Placa de vídeo|placa gráfica]] distinta sobre [[PCI Express]]. CPU e GPU têm memória física distinta, com espaços de endereço diferentes. Todos os dados precisam ser copiados pelo barramento PCIe. Observação: o diagrama mostra as larguras de banda, mas não a [[latência da memória]].
 | File:HSA-enabled virtual memory with distinct graphics card.svg
 | O GCN suporta "memória virtual unificada", permitindo, portanto, [[Zero-cópia|cópia zero]]. Em vez dos dados, apenas os [[Ponteiro (programação)|ponteiros]] são copiados, "passados". Este é um recurso essencial do [[Heterogeneous System Architecture|HSA]].
 | File:Integrated graphics with distinct memory allocation.svg
 | Soluções gráficas integradas (e [[AMD APU|APUs AMD]] com gráficos [[TeraScale (microarquitetura)|TeraScale]]) sofrem com ''a memória principal particionada'': uma parte da memória do sistema é alocada exclusivamente à GPU. A cópia zero não é possível, os dados precisam ser copiados (pelo barramento de memória do sistema) de uma partição para a outra.
 |File:HSA-enabled integrated graphics.svg
 | As [[AMD APU|APUs AMD]] com gráficos GCN ganham com a ''memória principal unificada'', conservando a escassa largura de banda.<ref>{{citar web |url=http://www.semiaccurate.com/2014/01/15/technical-look-amds-kaveri-architecture/ |titulo=Kaveri microarchitecture |data=15 de janeiro de 2014 |obra=[[SemiAccurate]]}}</ref>
}}

=== {{Anchor|HSA}} Heterogeneous System Architecture (HSA) ===
{{Main|Heterogeneous System Architecture}}
[[Ficheiro:Linux_AMD_graphics_stack.svg|miniaturadaimagem|O GCN inclui blocos de funções de propósito especial a serem usados pelo HSA. O suporte para esses blocos de função está disponível por meio de {{Mono|amdkfd}} desde o kernel Linux 3.19.<ref>{{Citar web|ultimo=Airlie|primeiro=Dave|url=http://cgit.freedesktop.org/~airlied/linux/commit/?h=drm-next&id=33f86ff62c4368c8d6bf3c76dc2fa416e3f90213|titulo=Merge AMDKFD|data=26 de novembro de 2014|acessodata=2025-04-24|publicado=[[freedesktop.org]]|arquivourl=https://web.archive.org/web/20181225003124/https://cgit.freedesktop.org/~airlied/linux/commit/?h=drm-next&id=33f86ff62c4368c8d6bf3c76dc2fa416e3f90213|arquivodata=25 de dezembro de 2018}}</ref>]]

Alguns dos recursos específicos do [[Heterogeneous System Architecture|HSA]] implementados no hardware precisam de suporte do [[Núcleo (sistema operacional)|kernel]] do sistema operacional (seus subsistemas) e/ou de drivers de dispositivo específicos. Por exemplo, em julho de 2014, a AMD publicou um conjunto de 83 patches a serem incorporados ao [[Linux (núcleo)|kernel Linux mainline]] 3.17 para oferecer suporte às suas placas de vídeo [[Radeon]] baseadas no Graphics Core Next. O chamado driver de kernel HSA reside no diretório {{Mono|/drivers/gpu/hsa}}, enquanto os drivers de dispositivos gráficos [[Direct Rendering Manager|DRM]] residem em {{Mono|/drivers/gpu/drm}}<ref>{{Citar web|url=https://git.kernel.org/cgit/linux/kernel/git/stable/linux-stable.git/tree/drivers/gpu/drm|titulo=/drivers/gpu/drm|publicado=[[Kernel.org]]}}</ref> e aumentar os drivers DRM já existentes para placas Radeon.<ref>{{Citar web|url=http://lkml.iu.edu/hypermail/linux/kernel/1407.1/02923.html|titulo=[PATCH 00/83] AMD HSA kernel driver|data=10 de julho de 2014|acessodata=2025-04-24|publicado=[[Linux kernel mailing list|LKML]]}}</ref> Esta primeira implementação se concentra em uma única [[AMD Accelerated Processing Unit#Arquitetura Steamroller (2014): Kaveri|APU "Kaveri"]] e funciona junto com o driver gráfico do kernel Radeon existente (kgd).

=== Agendadores de hardware ===
Os agendadores de hardware são usados para executar o agendamento<ref name="TomsHWS">{{Citar jornal|ultimo=Angelini|primeiro=Chris|url=http://www.tomshardware.com/reviews/amd-radeon-rx-480-polaris-10,4616.html|titulo=AMD Radeon RX 480 8GB Review|data=29 de junho de 2016|acessodata=2025-04-24|website=[[Tom's Hardware]]|pagina=1}}</ref> e descarregar a atribuição de filas de computação aos ACEs do driver para o hardware, armazenando essas filas em buffer até que haja pelo menos uma fila vazia em pelo menos um ACE. Isso faz com que o HWS atribua imediatamente filas armazenadas em buffer aos ACEs até que todas as filas estejam cheias ou não haja mais filas para atribuir com segurança.<ref name="PolarisWhitePaper">{{Citar web|url=http://radeon.wpengine.netdna-cdn.com/wp-content/uploads/2016/08/Polaris-Architecture-Whitepaper-Final-08042016.pdf|titulo=Dissecting the Polaris Architecture|data=2016|acessodata=2025-04-24|arquivourl=https://web.archive.org/web/20160920143439/http://radeon.wpengine.netdna-cdn.com/wp-content/uploads/2016/08/Polaris-Architecture-Whitepaper-Final-08042016.pdf|arquivodata=20 de setembro de 2016}}</ref>

Parte do trabalho de agendamento realizado inclui filas priorizadas que permitem que tarefas críticas sejam executadas com prioridade mais alta do que outras tarefas sem exigir que as tarefas de prioridade mais baixa sejam preemptivas para executar a tarefa de alta prioridade, permitindo assim que as tarefas sejam executadas simultaneamente com as tarefas de alta prioridade agendadas para monopolizar a GPU o máximo possível, enquanto permite que outras tarefas usem os recursos que as tarefas de alta prioridade não estão usando.<ref name="TomsHWS">{{Citar jornal|ultimo=Angelini|primeiro=Chris|url=http://www.tomshardware.com/reviews/amd-radeon-rx-480-polaris-10,4616.html|titulo=AMD Radeon RX 480 8GB Review|data=29 de junho de 2016|acessodata=2025-04-24|website=[[Tom's Hardware]]|pagina=1}}</ref> Esses são essencialmente mecanismos de computação assíncronos que não possuem controladores de despacho.<ref name="TomsHWS">{{Citar jornal|ultimo=Angelini|primeiro=Chris|url=http://www.tomshardware.com/reviews/amd-radeon-rx-480-polaris-10,4616.html|titulo=AMD Radeon RX 480 8GB Review|data=29 de junho de 2016|acessodata=2025-04-24|website=[[Tom's Hardware]]|pagina=1}}</ref> Eles foram introduzidos pela primeira vez na microarquitetura GCN de quarta geração,<ref name="TomsHWS">{{Citar jornal|ultimo=Angelini|primeiro=Chris|url=http://www.tomshardware.com/reviews/amd-radeon-rx-480-polaris-10,4616.html|titulo=AMD Radeon RX 480 8GB Review|data=29 de junho de 2016|acessodata=2025-04-24|website=[[Tom's Hardware]]|pagina=1}}</ref> mas estavam presentes na microarquitetura GCN de terceira geração para fins de testes internos.<ref>{{Citar jornal|ultimo=Shrout|primeiro=Ryan|url=http://www.pcper.com/reviews/Graphics-Cards/AMD-Radeon-RX-480-Review-Polaris-Promise/Polaris-Architecture-4th-Generation-|titulo=The AMD Radeon RX 480 Review – The Polaris Promise|data=29 de junho de 2016|acessodata=2025-04-24|website=PC Perspective|pagina=2|arquivourl=https://web.archive.org/web/20161010184433/http://www.pcper.com/reviews/Graphics-Cards/AMD-Radeon-RX-480-Review-Polaris-Promise/Polaris-Architecture-4th-Generation-|arquivodata=10 de outubro de 2016}}</ref> Uma atualização de driver habilitou os planejadores de hardware em peças GCN de terceira geração para uso em produção.<ref name="TomsHWS">{{Citar jornal|ultimo=Angelini|primeiro=Chris|url=http://www.tomshardware.com/reviews/amd-radeon-rx-480-polaris-10,4616.html|titulo=AMD Radeon RX 480 8GB Review|data=29 de junho de 2016|acessodata=2025-04-24|website=[[Tom's Hardware]]|pagina=1}}</ref>

=== Acelerador de Descarte Primitivo ===
Esta unidade descarta [[Glossary of computer graphics#degenerate triangles|triângulos degenerados]] antes de entrarem no shader de vértice e triângulos que não cobrem nenhum fragmento antes de entrarem no shader de fragmento.<ref name="AnandTechPDA">{{Citar jornal|ultimo=Smith|primeiro=Ryan|url=http://www.anandtech.com/show/10446/the-amd-radeon-rx-480-preview/3|titulo=The AMD Radeon RX 480 Preview: Polaris Makes Its Mainstream Mark|data=29 de junho de 2016|acessodata=2025-04-24|website=AnandTech|pagina=3}}</ref> Esta unidade foi introduzida com a microarquitetura GCN de quarta geração.<ref name="AnandTechPDA">{{Citar jornal|ultimo=Smith|primeiro=Ryan|url=http://www.anandtech.com/show/10446/the-amd-radeon-rx-480-preview/3|titulo=The AMD Radeon RX 480 Preview: Polaris Makes Its Mainstream Mark|data=29 de junho de 2016|acessodata=2025-04-24|website=AnandTech|pagina=3}}</ref>

== Gerações ==
=== {{Anchor|first|1.0|GCN1}}Graphics Core Next 1 ===
{{info
|tópico1 = Nome |dados1= AMD Graphics Core Next 1
|tópico2 = Data de lançamento |dados2 = Janeiro de 2012
|tópico3 = História
|tópico4 = Antecessor |dados4 = [[TeraScale_(microarquitetura)#TeraScale_3_(VLIW4)|TeraScale 3]]
|tópico5 = Sucessor |dados5 = [[#second|Graphics Core Next 2]]
|tópico6 = Status de suporte |dados6 = Sem suporte desde meados de 2022 (versão final do driver do Windows 22.6.1 para [[Windows 7]] e [[Windows 10|10]])
}}
A microarquitetura GCN 1 foi usada em várias placas de vídeo da [[Radeon HD 7000|série Radeon HD 7000]].

[[File:AMD@28nm@GCN 1st gen@Tahiti@Radeon HD 7950 GHz Edition@1312 NCC858.00 512-0821065 Stack-DSC03197-DSC03218 - ZS-retouched (30132516316).jpg|thumb|Foto da GPU Tahiti usada nas placas de vídeo Radeon HD 7950 GHz Edition]]

* suporte para endereçamento de 64 bits (espaço de endereço [[x86-64]]) com espaço de endereço unificado para CPU e GPU<ref name="anandUVM">{{Citar web|url=http://www.anandtech.com/show/4455/amds-graphics-core-next-preview-amd-architects-for-compute/6|titulo=Not Just A New Architecture, But New Features Too|data=21 de dezembro de 2011|acessodata=2025-04-24|publicado=[[AnandTech]]}}</ref>
** suporte para [[PCI Express#3.0|PCIe 3.0]]<ref>{{Citar web|url=http://www.techpowerup.com/149225/AMD-Radeon-HD-7000-Series-to-be-PCI-Express-3.0-Compliant.html|titulo=AMD Radeon HD 7000 Series to be PCI-Express 3.0 Compliant|acessodata=2025-04-24|publicado=TechPowerUp}}</ref>
** A GPU envia [[Pedido de interrupção|solicitações de interrupção]] à CPU em vários eventos (como [[Falta de página|falhas de página]])
* suporte para texturas parcialmente residentes,<ref>{{Citar web|url=http://pixelsmashers.com/?p=10341|titulo=AMD Details Next Gen. GPU Architecture|acessodata=2025-04-24|arquivourl=https://web.archive.org/web/20120328123158/http://pixelsmashers.com/?p=10341|arquivodata=28 de março de 2012|urlmorta=usurped}}</ref> que permitem suporte de memória virtual por meio de extensões [[DirectX]] e [[OpenGL]]
* Suporte [[AMD PowerTune]], que ajusta dinamicamente o desempenho para permanecer dentro de um TDP específico<ref>{{citar web|url=http://meseec.ce.rit.edu/551-projects/fall2014/3-4.pdf|titulo=AMD's Graphics Core Next (GCN) Architecture|ultimo=Tony Chen|ultimo2=Jason Greaves|journal=AMD|acessodata=2025-04-24|arquivodata=18 de janeiro de 2023|arquivourl=https://web.archive.org/web/20230118185910/http://meseec.ce.rit.edu/551-projects/fall2014/3-4.pdf}}</ref>
* suporte para [[Mantle|Mantle (API)]]

Existem mecanismos de computação assíncronos que controlam a computação e o despacho.<ref name="amd_final.pdf">{{Citar web|ultimo=Mantor|primeiro=Michael|ultimo2=Houston|primeiro2=Mike|url=http://developer.amd.com/wordpress/media/2013/06/2620_final.pdf|titulo=AMD Graphics Core Next|data=15 de junho de 2011|acessodata=2025-04-24|publicado=[[Advanced Micro Devices|AMD]]|pagina=40|arquivourl=https://web.archive.org/web/20140519022204/http://developer.amd.com/wordpress/media/2013/06/2620_final.pdf|arquivodata=19 de maio de 2014}}</ref><ref>{{Citar web|url=http://www.anandtech.com/show/4455/amds-graphics-core-next-preview-amd-architects-for-compute/5|titulo=AMD's Graphics Core Next Preview: AMD's New GPU, Architected For Compute|data=21 de dezembro de 2011|acessodata=2025-04-24|publicado=[[AnandTech]]}}</ref>

==== ZeroCore Power ====
ZeroCore Power é uma tecnologia de economia de energia em modo ocioso longo, desligando unidades funcionais da GPU quando não estão em uso.<ref>{{Citar web|url=http://www.anandtech.com/show/5261/amd-radeon-hd-7970-review/11|titulo=Managing Idle Power: Introducing ZeroCore Power|data=22 de dezembro de 2011|acessodata=2025-04-24|website=AnandTech.com}}</ref> A tecnologia AMD ZeroCore Power complementa o [[AMD PowerTune]].

==== Chips ====
GPUs discretas (família Southern Islands):
*Hainan
*Oland
*Cape Verde
*Pitcairn
*Tahiti

=== {{Anchor|second|2.0|1.1|GCN2}}Graphics Core Next 2 ===
{{Info
|tópico1 = Nome |dados1 = AMD Graphics Core Next 2
|tópico2 = Data de lançamento |dados2 = Setembro de 2013
|tópico3 = História
|tópico4 = Antecessor |dados4 = [[#first|Graphics Core Next 1]]
|tópico5 = Sucessor |dados5 = [[#third|Graphics Core Next 3]]
|tópico6 = Status de suporte |dados6 = Sem suporte desde meados de 2022 (versão final do driver do Windows 22.6.1 para [[Windows 7]] e [[Windows 10|10]])
}}
[[Ficheiro:AMD_PowerTune_Bonaire.svg|miniaturadaimagem|[[AMD PowerTune]] "Bonaire"]]
[[File:AMD@28nm@GCN 2nd gen@Hawaii@Radeon R9 290@215-0852020@ DSCx2 polysilicon@5x - Flickr - FritzchensFritz.jpg|thumb|Foto da GPU Hawaii usada nas placas de vídeo Radeon R9 290]]

A segunda geração do GCN foi introduzida com a [[Radeon HD 7000|Radeon HD 7790]] e também é encontrada nas [[Radeon HD 8000|Radeon HD 8770]], [[Radeon 200|R7 260/260X, R9 290/290X, R9 295X2]], [[Radeon 300|R7 360 e R9 390/390X]], bem como [[Lista de processadores AMD com gráficos 3D|nas APUs de desktop "Kaveri"]] baseadas em [[Steamroller (microarquitetura)|Steamroller]] e nas [[Lista de processadores AMD com gráficos 3D|APUs móveis "Kaveri"]] baseadas em [[Puma (microarquitetura)|Puma]] e nas [[Lista de processadores AMD com gráficos 3D|APUs "Beema" e "Mullins"]]. Ele tem várias vantagens sobre o GCN original, incluindo suporte a [[FreeSync]], [[AMD TrueAudio]] e uma versão revisada da tecnologia [[AMD PowerTune]].

A segunda geração do GCN introduziu uma entidade chamada "Shader Engine" (SE). Um Shader Engine compreende um processador de geometria, até 44 CUs (chip Hawaii), rasterizadores, [[Render output unit|ROPs]] e cache L1. Não fazem parte de um Shader Engine o Graphics Command Processor, os 8 ACEs, o cache L2 e os controladores de memória, bem como os aceleradores de áudio e vídeo, os controladores de vídeo, os 2 controladores [[Acesso direto à memória|DMA]] e a interface [[PCI Express|PCIe]].

O [[Lista de processadores AMD com gráficos 3D|A10-7850K "Kaveri"]] contém 8 CUs (unidades de computação) e 8 mecanismos de computação assíncronos para agendamento independente e despacho de itens de trabalho.<ref>{{Citar web|url=http://www.anandtech.com/show/7677/amd-kaveri-review-a8-7600-a10-7850k/7|titulo=AMD's Kaveri A10-7850K tested|data=14 de janeiro de 2014|acessodata=2025-04-24|website=[[AnandTech]]}}</ref>

No AMD Developer Summit (APU) em novembro de 2013, Michael Mantor apresentou a [[Radeon 200|Radeon R9 290X]].

==== Chips ====
GPUs discretas (família Sea Islands):
* Bonaire
* Hawaii

integrados em APUs:
*Temash
*Kabini
*Liverpool (ou seja, a APU encontrada no PlayStation 4)
*Durango (ou seja, a APU encontrada no Xbox One e no Xbox One S)
*Kaveri
*Godavari
*Mullins
*Beema
*Carrizo-L

=== {{Anchor|third|3.0|1.2|GCN3}}Graphics Core Next 3 ===
{{info
|tópico1 = Nome |dados1= AMD Graphics Core Next 3
|tópico2 = Data de lançemanto |dados2 = junho de 2015
|tópico3 = História
|tópico4 = Antecessor |dados4 = [[#second|Graphics Core Next 2]]
|tópico5 = Sucessor |dados5 = [[#fourth|Graphics Core Next 4]]
|tópico6 = Status de suporte |dados6 = Suportado, com cronograma de atualização de driver do Windows menos regular
}}
[[File:AMD@28nm@GCN 3th gen@Fiji@Radeon R9 Nano@SPMRC REA0356A-1539 215-0862120 DSCx1 polysilicon@5x.jpg|thumb|Foto da GPU Fiji usada nas placas de vídeo Radeon R9 Nano]]

A 3ª geração do GCN<ref>{{Citar web|url=http://images.anandtech.com/doci/9319/Slide%2019%20-%20GCN%20Overview.png|titulo=Carrizo Overview|acessodata=2025-04-24|website=Images.anandtech.com|formato=PNG}}</ref> foi introduzida em 2014 com as [[Lista de unidades de processamento gráfico da AMD|Radeon R9 285]] e R9 M295X, que possuem a GPU "Tonga". Ele apresenta desempenho de tesselação aprimorado, compressão de cor delta sem perdas para reduzir o uso de largura de banda da memória, um conjunto de instruções atualizado e mais eficiente, um novo escalonador de alta qualidade para vídeo, codificação HEVC (VCE 3.0) e decodificação HEVC (UVD 6.0) e um novo mecanismo de [[Multimédia|multimídia]] (codificador/decodificador de vídeo). A compressão de cores Delta é suportada no Mesa.<ref>{{Citar web|url=http://lists.freedesktop.org/archives/mesa-dev/2015-October/096919.html|titulo=Add DCC Support|data=11 de outubro de 2015|website=Freedesktop.org}}</ref> No entanto, seu desempenho de dupla precisão é pior em comparação à geração anterior.<ref>{{Citar jornal|ultimo=Smith|primeiro=Ryan|url=http://www.anandtech.com/show/8460/amd-radeon-r9-285-review|titulo=AMD Radeon R9 285 Review|data=10 de setembro de 2014|acessodata=2025-04-24|website=Anandtech.com}}</ref>

==== Chips ====
GPUs discretas:
* Tonga (família Volcanic Islands), vem com [[UVD]] 5.0 (Unified Video Decoder)
* Fiji (família Pirate Islands), vem com UVD 6.0 e [[High Bandwidth Memory|memória de alta largura de banda]] (High Bandwidth Memory, HBM 1)

integrados em APUs:

* Carrizo, vem com UVD 6.0
* Bristol Ridge<ref name="AMDGen7">{{Citar jornal|ultimo=Cutress|primeiro=Ian|url=http://www.anandtech.com/show/10362/amd-7th-generation-apu-bristol-ridge-stoney-ridge-for-notebooks|titulo=AMD Announces 7th Generation APU|data=1 de junho de 2016|acessodata=2025-04-24|website=Anandtech.com}}</ref>
* Stoney Ridge<ref name="AMDGen7">{{Citar jornal|ultimo=Cutress|primeiro=Ian|url=http://www.anandtech.com/show/10362/amd-7th-generation-apu-bristol-ridge-stoney-ridge-for-notebooks|titulo=AMD Announces 7th Generation APU|data=1 de junho de 2016|acessodata=2025-04-24|website=Anandtech.com}}</ref>

=== {{Anchor|fourth|4.0|1.3|GCN4|Polaris}}Graphics Core Next 4 ===
{{info
|tópico1 = Nome |dados1= AMD Graphics Core Next 4
|tópico2 = Data de lançemanto |dados2 = junho de 2016
|tópico3 = História
|tópico4 = Antecessor |dados4 = [[#third|Graphics Core Next 3]]
|tópico5 = Sucessor |dados5 = [[#fifth|Graphics Core Next 5]]
|tópico6 = Status de suporte |dados6 = Suportado, com cronograma de atualização de driver do Windows menos regular
}}
[[File:AMD@14nm@GCN 4th gen@Polaris 11@Radeon RX 460@1628 NAA2Y.1 215-0895088 DSCx4 polysilicon layer@5x.jpg|thumb|Foto da GPU Polaris 11 usada nas placas de vídeo Radeon RX 460]]
[[File:AMD@14nm@GCN 4th gen@Polaris 10@Radeon RX 470@1622 M60J5.0A 215-0876204 DSCx1 polysilicon@5.jpg|thumb|Foto da GPU Polaris 10 usada nas placas de vídeo Radeon RX 470]]

As GPUs da família Arctic Islands foram introduzidas no segundo trimestre de 2016 com a [[Radeon 400|série AMD Radeon 400]]. O motor 3D (ou seja, GCA (Graphics and Compute array) ou GFX) é idêntico ao encontrado nos chips Tonga.<ref name="RadeonFeatureMatrix">{{Citar web|url=https://www.x.org/wiki/RadeonFeature/#index6h2|titulo=RadeonFeature|website=www.x.org}}</ref> Mas o Polaris conta com um mecanismo de controle de exibição mais recente, UVD versão 6.3, etc.

Todos os chips baseados em Polaris, exceto o Polaris 30, são produzidos no processo [[FinFET]] [[14 nanômetros|de 14 nm]], desenvolvido pela [[Samsung Electronics]] e licenciado para a [[GlobalFoundries]].<ref>{{Citar web|url=http://www.guru3d.com/articles-pages/radeon-technologies-group-january-2016-amd-polaris-architecture,1.html|titulo=Radeon Technologies Group – January 2016 – AMD Polaris Architecture|website=Guru3d.com}}</ref> O Polaris 30, um pouco mais novo e atualizado, é construído no nó de processo LP FinFET de [[12 nm]], desenvolvido pela Samsung e pela GlobalFoundries. A arquitetura do conjunto de instruções GCN de quarta geração é compatível com a terceira geração. É uma otimização para processo de 14 nm FinFET permitindo velocidades de clock de GPU mais altas do que com a 3ª geração GCN.<ref name="anand_vega">{{Citar jornal|ultimo=Smith|primeiro=Ryan|url=http://www.anandtech.com/show/11002/the-amd-vega-gpu-architecture-teaser|titulo=The AMD Vega Architecture Teaser: Higher IPC, Tiling, & More, coming in H1'2017|data=5 de janeiro de 2017|acessodata=2025-04-24|website=Anandtech.com}}</ref> As melhorias arquitetônicas incluem novos agendadores de hardware, um novo acelerador de descarte primitivo, um novo controlador de exibição e um UVD atualizado que pode decodificar HEVC em resoluções 4K a 60 quadros por segundo com 10 bits por canal de cor.

==== Chips ====
GPUs discretas:<ref>{{Citar web|ultimo=WhyCry|url=http://videocardz.com/58634/amd-confirms-polaris-10-is-ellesmere-and-polaris-11-is-baffin|titulo=AMD confirms Polaris 10 is Ellesmere and Polaris 11 is Baffin|data=24 de março de 2016|acessodata=2025-04-24|website=VideoCardz}}</ref>

* Polaris 10 (também conhecido como [[Ilha Ellesmere|Ellesmere]]) encontrado em placas de vídeo das marcas "Radeon RX 470" e "Radeon RX 480"
* Polaris 11 (também conhecido como [[Ilha de Baffin|Baffin]]) encontrado em placas de vídeo da marca "Radeon RX 460" (também Radeon RX 560 '''D''')
* Polaris 12 (também conhecido como Lexa) encontrado em placas de vídeo das marcas "Radeon RX 550" e "Radeon RX 540"
* Polaris 20, que é um Polaris 10 atualizado (processo LPP [[Samsung Electronics|Samsung]] / [[GlobalFoundries|GloFo]] [[FinFET]] de [[14 nanômetros|14 nm]]) com relógios mais altos, usado para placas gráficas das marcas "Radeon RX 570" e "Radeon RX 580"<ref>{{Citar web|url=https://www.3dcenter.org/news/fast-vollstaendige-hardware-daten-zu-amds-radeon-rx-500-serie-geleakt|titulo=Fast vollständige Hardware-Daten zu AMDs Radeon RX 500 Serie geleakt|acessodata=2025-04-24|website=www.3dcenter.org}}</ref>
* Polaris 21, que é uma versão atualizada (14 nm LPP Samsung/GloFo FinFET) Polaris 11, usado para placas de vídeo da marca "Radeon RX 560"
* Polaris 22, encontrado em placas de vídeo das marcas "Radeon RX Vega M GH" e "Radeon RX Vega M GL" (como parte do [[Kaby Lake#List of 8th generation Kaby Lake G processors|Kaby Lake-G]])
* Polaris 23, que é uma versão atualizada (14 nm LPP Samsung/GloFo FinFET) Polaris 12, usado para placas gráficas das marcas "Radeon Pro WX 3200" e "Radeon RX 540X" (também Radeon RX 640)<ref>{{Citar web|url=https://www.techpowerup.com/gpu-specs/amd-polaris-23.g920|titulo=AMD Polaris 23|acessodata=2025-04-24|website=TechPowerUp}}</ref>
* Polaris 30, que é um Polaris 20 atualizado (processo LP GloFo FinFET de [[12 nm]]) com clocks mais altos, usado para placas de vídeo da marca "Radeon RX 590"<ref>{{Citar web|ultimo=Oh|primeiro=Nate|url=https://www.anandtech.com/show/13570/the-amd-radeon-rx-590-review|titulo=The AMD Radeon RX 590 Review, feat. XFX & PowerColor: Polaris Returns (Again)|data=15 de novembro de 2018|acessodata=2025-04-24|website=anandtech.com}}</ref>

Além das GPUs dedicadas, o Polaris é utilizado nas APUs do PlayStation 4 Pro e do Xbox One X, intituladas "Neo" e "Scorpio", respectivamente.

==== Precision Performance ====
O desempenho FP64 de todas as GPUs GCN de 4ª geração é <sup>1</sup>/<sub>16</sub> do desempenho FP32.

=== {{Anchor|fifth|5.0|1.4|GCN5|Vega}}Graphics Core Next 5 ===
{{See also|Radeon RX Vega}}
{{info
|tópico1 = Nome |dados1= AMD Graphics Core Next 5
|tópico2 = Data de lançemanto |dados2 = junho de 2017
|tópico3 = História
|tópico4 = Antecessor |dados4 = [[#third|Graphics Core Next 4]]
|tópico5 = Sucessor |dados5 = [[RDNA (microarquitetura)|RDNA 1]]
|tópico6 = Status de suporte |dados6 = Suportado, com cronograma de atualização de driver do Windows menos regular
}}
[[File:AMD@14nm@GCN 5th gen@Vega10@Radeon RX Vega 64@ES-Sample@ DSCx6 polysilicon microscope stitched@5x.jpg|thumb|Foto da GPU Vega 10 usada nas placas de vídeo Radeon RX Vega 64]]

A AMD começou a divulgar detalhes de sua próxima geração de arquitetura GCN, denominada 'Next-Generation Compute Unit', em janeiro de 2017.<ref name="anand_vega">{{Citar jornal|ultimo=Smith|primeiro=Ryan|url=http://www.anandtech.com/show/11002/the-amd-vega-gpu-architecture-teaser|titulo=The AMD Vega Architecture Teaser: Higher IPC, Tiling, & More, coming in H1'2017|data=5 de janeiro de 2017|acessodata=2025-04-24|website=Anandtech.com}}</ref><ref>{{Citar jornal|ultimo=Kampman|primeiro=Jeff|url=http://techreport.com/review/31224/the-curtain-comes-up-on-amd-vega-architecture|titulo=The curtain comes up on AMD's Vega architecture|data=5 de janeiro de 2017|acessodata=2025-04-24|website=TechReport.com|arquivourl=https://web.archive.org/web/20170106074523/http://techreport.com/review/31224/the-curtain-comes-up-on-amd-vega-architecture|arquivodata=6 de janeiro de 2017}}</ref><ref>{{Citar jornal|ultimo=Shrout|primeiro=Ryan|url=https://www.pcper.com/reviews/Graphics-Cards/AMD-Vega-GPU-Architecture-Preview-Redesigned-Memory-Architecture|titulo=AMD Vega GPU Architecture Preview: Redesigned Memory Architecture|data=5 de janeiro de 2017|acessodata=2025-04-24|publicado=PC Perspective}}</ref> Esperava-se que o novo design aumentasse o [[Instruções por ciclo|número de instruções por clock]], maiores [[Frequência de clock|velocidades de clock]], suporte para [[High Bandwidth Memory#HBM2|HBM2]] e um maior [[Espaço de endereçamento|espaço de endereço de]] memória. Os chipsets gráficos discretos também incluem "HBCC (High Bandwidth Cache Controller)", mas não quando integrados em APUs.<ref>{{Citar jornal|ultimo=Kampman|primeiro=Jeff|url=https://techreport.com/review/32743/amd-ryzen-7-2700u-and-ryzen-5-2500u-apus-revealed|titulo=AMD's Ryzen 7 2700U and Ryzen 5 2500U APUs revealed|data=26 de outubro de 2017|acessodata=2025-04-24|website=Techreport.com|arquivourl=https://web.archive.org/web/20171101155418/https://techreport.com/review/32743/amd-ryzen-7-2700u-and-ryzen-5-2500u-apus-revealed|arquivodata=1 de novembro de 2017}}</ref> Além disso, esperava-se que os novos chips incluíssem melhorias nas unidades de saída de [[rasterização]] e [[Render output unit|renderização]]. Os [[Modelo de shader unificado|processadores de fluxo]] foram bastante modificados em relação às gerações anteriores para oferecer suporte à tecnologia matemática compactada Rapid Pack Math para números de 8, 16 e 32 bits. Com isso, há uma vantagem significativa de desempenho quando uma precisão menor é aceitável (por exemplo: processar dois números de [[FP16|meia precisão]] na mesma taxa de um único número de [[Formato de ponto flutuante de precisão única|precisão simples]]).

A Nvidia introduziu a rasterização baseada em blocos e a binning com o [[Maxwell (microarquitetura)|Maxwell]],<ref>{{Citar web|ultimo=Raevenlord|url=https://www.techpowerup.com/231129/on-nvidias-tile-based-rendering|titulo=On NVIDIA's Tile-Based Rendering|data=1 de março de 2017|website=techPowerUp}}</ref> e esta foi uma grande razão para o aumento da eficiência do Maxwell. Em janeiro, [[AnandTech]] assumiu que a Vega finalmente alcançaria a Nvidia em relação às otimizações de eficiência energética devido ao novo "DSBR (Draw Stream Binning Rasterizer)" a ser introduzido com a Vega.<ref>{{Citar web|url=http://www.anandtech.com/show/11002/the-amd-vega-gpu-architecture-teaser/3|titulo=Vega Teaser: Draw Stream Binning Rasterizer|website=Anandtech.com}}</ref>

Ele também adicionou suporte para um novo estágio de [[Sombreador|shader]] – Primitive Shaders.<ref>{{Citar web|url=http://www.trustedreviews.com/news/amd-vega-specs-performance-release-date-technology-explained|titulo=Radeon RX Vega Revealed: AMD promises 4K gaming performance for $499 – Trusted Reviews|data=31 de julho de 2017|acessodata=2025-04-24|website=Trustedreviews.com|arquivourl=https://web.archive.org/web/20170714133733/http://www.trustedreviews.com/news/amd-vega-specs-performance-release-date-technology-explained|arquivodata=14 de julho de 2017|urlmorta=dead}}</ref><ref name="auto">{{Citar web|url=http://techreport.com/review/31224/the-curtain-comes-up-on-amd-vega-architecture/2|titulo=The curtain comes up on AMD's Vega architecture|acessodata=2025-04-24|website=Techreport.com|arquivourl=https://web.archive.org/web/20170901070012/http://techreport.com/review/31224/the-curtain-comes-up-on-amd-vega-architecture/2|arquivodata=1 de setembro de 2017|urlmorta=dead}}</ref> Os shaders primitivos fornecem processamento de geometria mais flexível e substituem os shaders de [[Sombreador|vértice]] e [[Sombreador|geometria]] em um pipeline de renderização. A partir de dezembro de 2018, os shaders primitivos não podem ser usados porque as alterações necessárias na API ainda não foram feitas.<ref>{{Citar web|ultimo=Kampman|primeiro=Jeff|url=https://techreport.com/news/33153/radeon-rx-vega-primitive-shaders-will-need-api-support|titulo=Radeon RX Vega primitive shaders will need API support|data=23 de janeiro de 2018|acessodata=2025-04-24|website=Techreport.com|arquivourl=https://web.archive.org/web/20180124011027/https://techreport.com/news/33153/radeon-rx-vega-primitive-shaders-will-need-api-support|arquivodata=24 de janeiro de 2018}}</ref>

Vega 10 e Vega 12 usam o processo [[14 nanômetros|14 nm]] [[FinFET]], desenvolvido pela [[Samsung Electronics]] e licenciado para a [[GlobalFoundries]]. Vega 20 usa o processo [[7 nanômetros|7 nm]] FinFET desenvolvido pela [[TSMC]].

==== Chips ====
GPUs discretas:
* Vega 10 ([[14 nanômetros|14 nm]] [[Samsung Electronics|Samsung]] / [[GlobalFoundries|GloFo]] [[FinFET]]) (também conhecido como [[Gronelândia|Greenland]]<ref>{{Citar web|url=https://github.com/RadeonOpenCompute/ROCm-OpenCL-Runtime/blob/master/compiler/lib/utils/v0_8/libUtils.cpp|titulo=ROCm-OpenCL-Runtime/libUtils.cpp at master · RadeonOpenCompute/ROCm-OpenCL-Runtime|data=3 de maio de 2017|acessodata=2025-04-24|website=github.com|arquivourl=https://web.archive.org/web/20181225003046/https://github.com/RadeonOpenCompute/ROCm-OpenCL-Runtime/blob/master/compiler/lib/utils/v0_8/libUtils.cpp|arquivodata=25 de dezembro de 2018}}</ref>) encontrado nas placas de vídeo "Radeon RX Vega 64", "Radeon RX Vega 56", "Radeon Vega Frontier Edition", "Radeon Pro V340", Radeon Pro WX 9100 e Radeon Pro WX 8200<ref>{{Citar jornal|url=https://www.anandtech.com/show/11717/the-amd-radeon-rx-vega-64-and-56-review|titulo=The AMD Radeon RX Vega 64 & RX Vega 56 Review: Vega Burning Bright|data=14 de agosto de 2017|acessodata=2025-04-24|website=Anandtech.com}}</ref>
* Vega 12 (14 nm (processo Samsung/GloFo FinFET) encontrado em placas gráficas móveis das marcas "Radeon Pro Vega 20" e "Radeon Pro Vega 16"<ref>{{Citar jornal|url=https://www.anandtech.com/show/13532/amds-vega-mobile-lives-vega-pro-20-16-in-november|titulo=AMD's Vega Mobile Lives: Vega Pro 20 & 16 in Updated MacBook Pros In November|data=30 de outubro de 2018|acessodata=2025-04-24|website=Anandtech.com}}</ref>
* Vega 20 ([[7 nanômetros|7 nm]] processo [[TSMC]] FinFET) encontrado em placas aceleradoras das marcas "Radeon Instinct MI50" e "Radeon Instinct MI60",<ref>{{Citar jornal|url=https://www.anandtech.com/show/13562/amd-announces-radeon-instinct-mi60-mi50-accelerators-powered-by-7nm-vega|titulo=AMD Announces Radeon Instinct MI60 & MI50 Accelerators: Powered By 7nm Vega|data=6 de novembro de 2018|acessodata=2025-04-24|website=Anandtech.com}}</ref> placas gráficas das marcas "Radeon Pro Vega II" e "Radeon VII".

integrados em APUs:
* Raven Ridge<ref>{{Citar jornal|ultimo=Ferreira|primeiro=Bruno|url=https://techreport.com/news/31918/ryzen-mobile-apus-are-coming-to-a-laptop-near-you|titulo=Ryzen Mobile APUs are coming to a laptop near you|data=16 de maio de 2017|acessodata=2025-04-24|publicado=Tech Report|arquivourl=https://web.archive.org/web/20181025070919/https://techreport.com/news/31918/ryzen-mobile-apus-are-coming-to-a-laptop-near-you|arquivodata=25 de outubro de 2018}}</ref> veio com VCN 1 que substitui VCE e UVD e permite decodificação VP9 de função fixa completa.
* Picasso
* Renoir
* Cezanne

==== Precision performance ====
O desempenho de [[Dupla precisão no formato de ponto flutuante|ponto flutuante de precisão dupla (FP64)]] de todas as GPUs GCN de 5ª geração, exceto a Vega 20, é um dezesseis avos do desempenho do FP32. Para Vega 20 com Radeon Instinct, isso é metade do desempenho do FP32. Para Vega 20 com Radeon VII, isso é um quarto do desempenho do FP32.<ref>{{Citar comunicado de imprensa|url=https://www.amd.com/en/press-releases/2018-11-06-next-era-artificial-intelligence-and-high-performance-computing-hpc|titulo=AMD Unveils World's First 7nm Datacenter GPUs – Powering the Next Era of Artificial Intelligence, Cloud Computing and High Performance Computing (HPC) {{!}} AMD|data=6 de novembro de 2018|acessodata=2025-04-24|website=AMD.com|arquivourl=https://web.archive.org/web/20181110235952/https://www.amd.com/en/press-releases/2018-11-06-next-era-artificial-intelligence-and-high-performance-computing-hpc|arquivodata=10 de novembro de 2018}}</ref> Todas as GPUs GCN de 5ª geração suportam cálculos de [[Formato de ponto flutuante de meia precisão|ponto flutuante de meia precisão (FP16)]], o que é o dobro do desempenho do FP32.

== Comparação de GPUs GCN ==
*A tabela contém apenas GPUs discretas (incluindo móveis). APU(IGP) e SoCs de console não estão listados.

{| class="wikitable" style="font-size: 85%; text-align: center;"
|-
! Microarquitetura<ref>{{citar web |titulo=RadeonFeature |url=https://www.x.org/wiki/RadeonFeature/ |website=x.Org |acessodata=2025-04-24}}</ref>
! colspan="5" | GCN 1
! colspan="2" | GCN 2
! colspan="3" | GCN 3
! colspan="3" | GCN 4
! colspan="3" | GCN 5
|-
! Die
! Tahiti<ref>{{citar web |titulo=AMD Tahiti GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-tahiti.g120 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Pitcairn<ref>{{citar web |titulo=AMD Pitcairn GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-pitcairn.g420 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Cape Verde<ref>{{citar web |titulo=AMD Cape Verde GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-cape-verde.g100 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Oland<ref>{{citar web |titulo=AMD Oland GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-oland.g389 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Hainan<ref>{{citar web |titulo=AMD Hainan GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-hainan.g817 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Bonaire<ref>{{citar web |titulo=AMD Bonaire GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-bonaire.g568 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Hawaii<ref>{{citar web |titulo=AMD Hawaii GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-hawaii.g738 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Topaz<ref>{{citar web |titulo=AMD Topaz GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-topaz.g766 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Tonga<ref>{{citar web |titulo=AMD Tonga GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-tonga.g768 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Fiji<ref>{{citar web |titulo=AMD Fiji GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-fiji.g774 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Ellesmere<ref>{{citar web |titulo=AMD Ellesmere GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-ellesmere.g795 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Baffin<ref>{{citar web |titulo=AMD Baffin GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-baffin.g796 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Lexa<ref>{{citar web |titulo=AMD Lexa GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-lexa.g806 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Vega 10<ref>{{citar web |titulo=AMD Vega 10 GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-vega-10.g800 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Vega 12<ref>{{citar web |titulo=AMD Vega 12 GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-vega-12.g859 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
! Vega 20<ref>{{citar web |titulo=AMD Vega 20 GPU Specs |url=https://www.techpowerup.com/gpu-specs/amd-vega-20.g848 |acessodata=2025-04-25 |website=TechPowerUp}}</ref>
|-
! [[Nome de código|Codinome]]<sup>1</sup>
| style="vertical-align:top;" | ''?''
| style="vertical-align:top;" | ''?''
| style="vertical-align:top;" | ''?''
| style="vertical-align:top;" | ''Tiran''
| style="vertical-align:top;" | ''?''
| style="vertical-align:top;" | ''?''
| style="vertical-align:top;" | ''Ibiza''
| style="vertical-align:top;" | ''Iceland''
| style="vertical-align:top;" | ''?''
| style="vertical-align:top;" | ''?''
| style="vertical-align:top;" | ''Polaris 10''
| style="vertical-align:top;" | ''Polaris 11''
| style="vertical-align:top;" | ''Polaris 12''
| style="vertical-align:top;" | ''Greenland''
| style="vertical-align:top;" | ''Treasure Refresh''
| style="vertical-align:top;" | ''Moonshot''
|-
! Variante(s)
| style="vertical-align:top;" | New Zealand<br />Malta
| style="vertical-align:top;" | Wimbledon<br />Curaçao<br />Neptune<br />Trinidad
| style="vertical-align:top;" | Chelsea<br />Heathrow<br />Venus<br />Tropo
| style="vertical-align:top;" | Mars<br />Opal<br />Litho
| style="vertical-align:top;" | Sun<br />Jet<br />Exo<br />Banks
| style="vertical-align:top;" | Saturn<br />Tobago<br />Strato<br />Emerald
| style="vertical-align:top;" | Vesuvius<br />Grenada
| style="vertical-align:top;" | Meso<br />Weston<br />Polaris 24
| style="vertical-align:top;" | Amethyst<br />Antigua
| style="vertical-align:top;" | Capsaicin
| style="vertical-align:top;" | Polaris 20<br />Polaris 30
| style="vertical-align:top;" | Polaris 21
| style="vertical-align:top;" | Polaris 23
| {{N/a}}
| {{N/a}}
| {{N/a}}
|-
! [[Fabricação de dispositivos semicondutores|Fab]]
| colspan="10" | [[TSMC]] 28 nm
| colspan="5" | [[GlobalFoundries]] 14 nm / 12 nm (Polaris 30)
| colspan="2" | [[TSMC]] 7 nm
|-
! Tamanho do di (mm<sup>2</sup>)
| 352 / 365 (Malta) || 212 || 123 || 77 || 56 || 160 || 438 || 125 || 366 || 596 || 232 || 123 || 103 || 495 || {{Unknown}} || 331
|-
! Transistores (milhões)
| 4,313 || 2,800 || 1,500 || 950 || 690 || 2,080 || 6,200 || 1,550 || 5,000 || 8,900 || 5,700 || 3,000 || 2,200 || 12,500 || {{Unknown}} || 13,230
|-
! Densidade do transistor (MTr/mm<sup>2</sup>)
| 12.3 / 12.8 (Malta) || 13.2 || 12.2 || colspan="2" | 12.3 || 13.0 || 14.2 || 12.4 || 13.7 || 14.9 || 24.6 || 24.4 || 21.4 || 25.3 || {{Unknown}} || 40.0
|-
! Motores de computação assíncronos
| colspan="6" | 2 || 8 || {{Dunno}} || colspan="2" | 8 || colspan="4" | 4 || {{Dunno}} || 4
|-
! Geometry engines
| colspan="2" | 2 || colspan="3" | 1 || 2 || {{N/a}} || {{Dunno}} || colspan="5" {{N/a}} || 4 || {{Dunno}} || 4
|-
! Motores de shader
| colspan="6" {{N/a}} || 4 || {{Dunno}} || colspan="3" | 4 || colspan="2" | 2 || colspan="3" {{N/a}}
|-
! Agendadores de hardware
| colspan="10" {{N/a}} || colspan="4" | 2 || {{Dunno}} || 2
|-
! Compute units
| 32 || 20 || 10 / 8 (Chelsea) || 6 || 5 / 6 (Jet) || 14 || 44 || 6 || 32 || 64 || 36 || 16 || 10 || 64 || 20 || 64
|-
! [[Modelo de shader unificado|Stream processors]]
| 2048 || 1280 || 640 / 512 (Chelsea) || 384 || 320 / 384 (Jet) || 896 || 2816 || 384 || 2048 || 4096 || 2304 || 1024 || 640 || 4096 || 1280 || 4096
|-
! [[Unidade de mapeamento de textura|Unidades de mapeamento de textura]]
| 128 || 80 || 40 / 32 (Chelsea) || 24 || 20 / 24 (Jet) || 56 || 176 || 24 || 128 || 256 || 144 || 64 || 40 || 256 || 80 || 256
|-
! [[Render output unit|Unidades de saída de renderização]]
| colspan="2" | 32 || 16 || colspan="2" | 8 || 16 || 64 || 8 || 32 || 64 || 32 || colspan="2" | 16 || 64 || 32 || 64
|-
! [[Stencil buffer|Z/Stencil OPS]]
| colspan="2" | 128 || 64 || colspan="2" | 16 || 64 || 256 || 16 || 128 || 256 || colspan="6" {{N/a}} 
|-
! [[Cache#Exemplos de caches de hardware|cache]] L1 (KB)
| colspan="16" | 16 por Compute unit (CU)
|-
! cache L2 (KB)
| 768 || 512 || colspan="2" | 256 || 128 / 256 (Jet) || 256 || 1024 || 256 || 768 || colspan="2" | 2048 || 1024 || 512 || 4096 || 1024 || 4096
|-
! Motor de núcleo de exibição
| colspan="3" | 6.0 || 6.4 || {{N/a}} || 8.2 || 8.5 || {{N/a}} || colspan="2" | 10.0 || colspan="3" | 11.2 || colspan="2" | 12.0 || 12.1
|-
! [[Unified Video Decoder]]
| 3.2 || colspan="3" | 4.0 || {{N/a}} || colspan="2" | 4.2 || {{N/a}} || 5.0 || 6.0 || colspan="3" | 6.3 || colspan="2" | 7.0 || 7.2
|-
! [[Video Coding Engine]]
| colspan="4" | 1.0 || {{N/a}} || colspan="2" | 2.0 || {{N/a}} || colspan="3" | 3.0 || colspan="2" | 3.4 || colspan="2" | 4.0 || 4.1
|-
! Lançamento<sup>2</sup>
| Dezembro de 2011
| Março de 2012
| Fevereiro de 2012
| Janeiro de 2013
| Maio de 2015
| Março de 2013
| Outubro de 2013
| 2014
| Agosto de 2014
| Junho de 2015
| Junho de 2016
| Agosto de 2016
| Abril de 2017
| Junho de 2017
| Novembro de 2018
| Novembro de 2018
|-
! Série (Família)
| colspan="3" | Southern Islands || colspan="3" | Sea Islands || colspan="3" | Volcanic Islands || Pirate Islands|| colspan="3" | Arctic Islands || colspan="2" | Vega || Vega II
|-
! Notas
| colspan="4" |  || mobile/OEM || colspan="2" |  || mobile/OEM || colspan="6" |  || mobile || 
|}
<sup>1</sup> Nomes de código antigos como Treasure (Lexa) ou Hawaii Refresh (Ellesmere) não estão listados.
<sup>2</sup> Data de lançamento inicial. As datas de lançamento de chips variantes como o Polaris 20 (abril de 2017) não estão listadas.

== Ver também ==
*[[Lista de unidades de processamento gráfico da AMD]]

{{Referências}}

== Ligações externas ==
* [https://www.amd.com/en/technologies/gcn/ Official AMD.com Graphics Core Next (GCN) website] {{webarchive|url=https://web.archive.org/web/20180204044541/https://www.amd.com/en/technologies/gcn/|data=2018-02-04}}

{{Processamento gráfico AMD}}

[[Categoria:Microarquiteturas AMD]]
[[Categoria:Computação paralela]]